

Japan Patent Office  
Patent Laying-Open Gazette

Patent Laying-Open No.	5-244400
Date of Laying-Open:	September 21, 1993
International Class(es):	H 04 N 1/40 G 06 F 15/68 H 04 N 1/46

(7 pages in all)

---

Title of the Invention:	Binarizing Device
Patent Appln. No.	4-39745
Filing Date:	February 26, 1992
Inventor(s):	Takeshi ONODERA
Applicant(s):	Canon Inc.

(transliterated, therefore the  
spelling might be incorrect)

(54) [TITLE OF THE INVENTION]

BINARIZATION APPARATUS

(57) [ABSTRACT]

[OBJECT]

To increase a speed of a rendering process in which a dither pattern is used, and improve an image quality.

[CONSTITUTION]

A dither pattern is constituted from a plurality of submatrixes, and a screen angle of the dither pattern is different from a screen angle of each submatrix. An individual fatten-type matrix is sequentially selected according to a Bayer matrix.

[PATENT CLAIMS]

[CLAIM 1]

A binarization apparatus that binarizes multilevel input data using a dither pattern, wherein

the dither pattern is constituted from a plurality of submatrixes, and a screen angle of the dither pattern is different from a screen angle of each submatrix.

[CLAIM 2]

The binarization apparatus as claimed in Claim 1, wherein the screen angle of the dither pattern itself is 0°.

[CLAIM 3]

A binarization apparatus that binarizes multilevel input data using a dither pattern constituted from a plurality of matrixes, the apparatus comprising:

a selection unit operable to sequentially select an individual fatten-type matrix according to a Bayer matrix.

## [DETAILED DESCRIPTION OF THE INVENTION]

[0001]

[Industrial field of application]

The present invention relates to a binarization apparatus that binarizes multilevel input data using a dither matrix pattern and outputs the binarized data.

[0002]

[Prior art]

(1) It is generally known that an image quality can be improved by a dither matrix having a screen angle. Especially, in the case of a color image, it is considered that angles of Y (yellow), M (magenta), C (cyan) and K (black) are respectively at 0°C, 45°C, 105°C, and 15°C. Fig. 6 shows a dither matrix in the case where, for example, the screen angle of -14° is given to a fatten-type dither matrix.

[0003]

On the other hand, it is commonly known that using a submatrix dither pattern as the dither matrix realizes an image with superior resolution and gradient. Fig. 7 shows an example in which the dither pattern shown in Fig. 6 is replaced with the submatrix dither pattern.

[0004]

(2) Conventionally, as the dither matrix pattern for this kind of binarization apparatus, an  $8 \times 8$  dither matrix is used, such as a fatten type dither matrix in which dots are increased in such a manner as expanded in a circular shape from a central part thereof, as shown in Fig. 8, and a Bayer dither matrix in which dots are embedded in a spot having a minimum dot

density, as shown in Fig. 9.

[0005]

[Problems that the invention is to solve]

However, in the example of (1), it is difficult to calculate the patterns based on their positions because the angle is given to the entire part of the dither pattern,

[0006]

Fig. 10 shows positions of the dither matrix patterns each having the screen angle shown in Fig. 6.

[0007]

Observing positions of circles in a dither pattern 1, for example, the same patterns appears on a y coordinate every 34 dots, and further appear left by two dots and off by eight dots relative to the y coordinate.

[0008]

Therefore, it is necessary to obtain the dither patterns of a line of circles and a line of crosses by means of the formula of  $(x + 4y) \% 34$  (y is an even number) and the formula of  $(x + 4(y-1)) \% 34$  (y is an odd number).

[0009]

In the example of (2), only an image inferior in terms of resolution is obtained because halftone dots constituting the circular shape become conspicuous if the obtained resolution is not high enough in the case of the fatten type. In the case of the Bayer type, filled dots and concentrations are not related to each other in a linear manner and a part having a lower concentration tend to be shown darker, and an image thereby obtained is rather coarse.

[0010]

On the other hand, in order to improve the gradient in the dither matrix method, it becomes necessary to increase the number of the dots constituting the matrix by increasing a size of the matrix. However, the increase of the size of the matrix unfavorably deteriorates the resolution of the image.

[0011]

As an example of a dither matrix capable of solving the foregoing problems is proposed a submatrix-type dither matrix shown in Fig. 11. The dither matrix is used in such a manner that the  $8 \times 8$  matrixes are divided into  $(4 \times 4 \text{ submatrixes}) \times 4$  so that the resolution is maintained in the respective submatrixes and the gradient is maintained in all of the matrixes.

[0012]

An object of the present invention is to provide a binarization apparatus capable of solving the foregoing problems, and increasing a speed of a rendering process in which the dither pattern is used, and achieving the superior resolution and gradient.

[0013]

[Means of solving the problems]

In order to achieve the foregoing object, a binarization apparatus according to the present invention binarizes multilevel input data using a dither pattern, wherein the dither pattern is constituted from a plurality of submatrixes, and a screen angle of the dither pattern is different from a screen angle of each submatrix.

[0014]

Further, a binarization apparatus according to the present invention binarizes multilevel input data using a dither pattern constituted from a plurality of matrixes, and the apparatus is provided with a selection unit operable to sequentially select an individual fatten-type matrix according to a Bayer matrix.

[0015]

[Action]

According to the present invention, the dither pattern is constituted from a plurality of submatrixes, and a screen angle of the dither pattern is different from a screen angle of each submatrix. By this, the speed of the rendering process using the dither pattern can be increased.

[0016]

Further, according to the present invention, an individual matrix created in a fatten-type dither pattern is sequentially selected according to a Bayer matrix. By this, the binarization apparatuses superior in terms of resolution and gradient can be obtained.

[Mode for Carrying out the Invention]

[0017]

Hereinafter, preferred embodiments of the present invention are described in detail referring to the drawings.

[0018]

## FIRST EMBODIMENT

Fig. 1 is a block diagram of a binarization apparatus according to a first embodiment of the present invention.

[0019]

Referring to reference numerals shown in Fig. 1, reference numeral 1 denotes a main body. Reference numeral 2 denotes a CPU for controlling an entire processing in accordance with a program described later. Reference numeral 3 denotes an input buffer for temporarily storing multilevel input data. Reference numeral 4 denotes a program ROM in which a sequence of control steps (program) and the like executed by the CPU 2 are stored. Reference numeral 5 denotes a dither matrix pattern ROM in which a dither matrix pattern for binarization as described later is stored. Reference numeral 6 denotes a RAM that includes therein a bit map memory 6a for one raster for storing the data binarized by the dither pattern 5 and an x/y address 6b for storing a current coordinate position of the inputted data, and is used as a work area when the CPU 2 executes the program. Reference numeral 7 denotes an output buffer in which the binarized bit map 6a is temporarily stored when it is outputted.

[0020]

The dither pattern stored in the dither pattern ROM 5 is a  $16 \times 16$  dither pattern and includes 25 submatrixes having an angle of approximately  $14^\circ$  as shown in Fig. 2. However, patterns a and j, f and o, k and t, p and y, b and u, c and v, d and w, and e and x respectively constitute a single pattern in combination with the dither patterns respectively adjacent thereto, and the rest of the submatrixes, which are 17 submatrixes, constitute a dither pattern.

[0021]

Thus, in the dither pattern comprising the submatrixes, the



respective submatrixes have the screen angle of approximately  $14^\circ$ , while a screen angle of an entire  $16 \times 16$  dither pattern is  $0^\circ$ . The submatrixes of the dither pattern are adapted to be precisely combined with the submatrixes respectively adjacent thereto.

[0022]

Fig. 3 is a flow chart of a control program stored in the program ROM 4 shown in Fig. 1.

[0023]

First, when power is supplied from a power-supply device not shown, the x/y address 6b of the inputted data is initialized to zero in Step S1, and the data storage bit map 6a is all cleared to zero. Next, multilevel image data for one pixel is received via the input buffer 3 in Step S2. Then, a threshold value of the dither pattern 5 corresponding to the position of the x/y address 6b of the inputted data is obtained from the x/y address 6b in Step S3. The dither pattern according to the present embodiment, which is  $16 \times 16$ , can be easily obtained by calculating  $x\%16$  and  $y\%16$ . In Step S4, the threshold value thus obtained and the pixel data obtained in the Step S2 are compared to each other. When the pixel data value is equal to or larger than the threshold value as a result of the comparison, the processing advances to Step S5. In the Step S5, the x address position of the bit map memory 6a for one raster is set to ON (1), and the processing advances to Step S6.

[0024]

When the pixel data value is less than the threshold value, the processing advances to Step S6.

[0025]

In the Step S6, "1" is added to the x address. In Step S7, a predetermined number of pixels for an image width is compared to the x address. When the number of pixels for the image width is equal to or larger than the x address as a result of the comparison, the x address is initialized to zero in Step S8, and "1" is added to the y address. Then, the stored bit map data 6a for one raster is outputted via the output buffer 7 in Step S9. The bit map memory 6a is cleared to zero, and the processing then returns to the Step S2. Thereafter, the foregoing flow is repeated.

[0026]

In the present embodiment, the example of  $16 \times 16$  matrixes comprising the submatrixes of approximately  $14^\circ$  relative to the dither pattern of  $0^\circ$  was described as the dither pattern. However, any combination is allowed as far as the degrees are different to each other. However, the dither pattern desirably have  $0^\circ$ , and the size is preferably  $16 \times 16$  or  $32 \times 32$  in order to obtain an advantageous processing speed.

[0027]

## SECOND EMBODIMENT

A second embodiment of the present invention is different from the first embodiment in a dither pattern that is used, and in a method of calculation of a threshold value of the dither pattern.

[0028]

In the present embodiment, the dither pattern stored in the dither pattern ROM 5 is a  $16 \times 16$  submatrix dither pattern in which  $4 \times 4$  number of  $4 \times 4$  submatrixes are arranged, as shown in Fig. 4. The fatten-type

dither matrix is adopted as an order in which the dots are filled in the respective submatrixes as shown on upper left in Fig. 4. On the other hand, the Bayer type of 1 – 16 is adopted as an order in which the respective submatrixes are filled. The numerals 1 – 16 denoting the order are circled in Fig. 4. Therefore, the  $16 \times 16$  dither pattern is consequently as shown in Fig. 5.

[0029]

Comparing a control program stored in the program ROM 4 of the present embodiment with the control program stored in the program ROM 4 according to the first embodiment, only the Step S3 shown in Fig. 3 is different.

[0030]

Specifically, referring to Fig. 5, a threshold value corresponding to the x/y address results in a value of the dither pattern of (x% pattern width, y% pattern height), showing 193 in the case of  $x = 0, y = 0$ , and  $(15, 14) \rightarrow 22$  from  $15\%16 = 15, 30\%16 = 14$  in the case of  $x = 15, y = 3$ . In the Step S4, the threshold value thus obtained is compared to the pixel data obtained in the Step S2.

[0031]

In the present embodiment, although the example of the dither pattern of the  $16 \times 16$  submatrix type including the  $4 \times 4$  submatrixes was described as the dither pattern, there is no limitation to the size of the submatrixes and the size of the entire dither pattern. However, in the case of an image of approximately 300 dpi, the processing speed can be improved and a most desirable image in terms of image quality can be outputted when

each submatrix has a size of approximately  $4 \times 4$  and the dither pattern has a matrix size of  $2^n$  ( $n \geq 1$ ) of  $16 \times 16$  or  $32 \times 32$ .

[0032]

The first and second embodiments described the binarization apparatuses for the single-color image data. It is understood that the present invention can be applied to a binarization apparatus for an image data with at least two colors. In that case, dither patterns of the respective colors may be the same or different.

[0033]

The binarization apparatuses according to the first and second embodiments may be independently provided, or may be attached to CRT, printer or the like.

[0034]

The first and second embodiments described the example of using the software for the binarizing process. However, hardware may be used instead, in which case the processing speed can be improved.

[0035]

[Effects of the Invention]

As thus far described, according to the present invention, the dither pattern is constituted from the plurality of submatrixes, and the screen angle of the dither pattern is different from the screen angle of each submatrix. As a result, the speed of the rendering process using the dither pattern can be advantageously increased.

[0036]

Further, an individual matrix created in the fatten-type dither

pattern is sequentially selected according to the Bayer matrix. As a result, the binarization apparatuses superior in terms of resolution and gradient can be advantageously obtained.

#### [BRIEF DESCRIPTION OF THE DRAWING]

[Fig. 1] A block diagram illustrating a first embodiment of the present invention.

[Fig. 2] An example of a dither matrix according to the first embodiment.

[Fig. 3] A flow chart of an example of a control program stored in a program Rom 4 shown in Fig. 1.

[Fig. 4] A example of a dither matrix according to a second embodiment of the present invention.

[Fig. 5] A dither pattern obtained by finalizing the dither pattern shown in Fig. 4.

[Fig. 6] Aconventional example of a fatten type dither matrix having the screen angle of 14°.

[Fig. 7] A example in which the dither matrix shown in Fig. 6 is replaced with a dither matrix of submatrix type.

[Fig. 8] A conventional example of the fatten type dither matrix.

[Fig. 9] A conventional example of a Bayer type dither pattern.

[Fig. 10] Exemplified positions of the fatten type dither matrix..

[Fig. 11] A conventional example of the submatrix type dither matrix.

#### [DESCRIPTION OF REFERENCE SYMBOLS]

- 1      main body
- 2      CPU
- 3      input buffer

- 4      program ROM
- 5      dither pattern ROM
- 6      RAM
- 6a     bit map memory
- 6b     x/y address
- 7      output buffer

Fig. 1

1. input buffer
2. program ROM
3. dither pattern ROM
4. output buffer
5. bit map memory
6. x/y address

Fig. 3

1. start
2. initialize x/y address, and clear bit map to "0"
3. obtain multilevel data for one pixel
4. obtain dither threshold value from x/y address
5. data is equal to or larger than threshold value
6. set bit at x address position of output bit map to ON (1)
7. add "1" to x address, and update x address
8. x address is equal to or larger than width
9. initialize x address, add "1" to y address, and update y address
10. output multilevel output data for one raster via output buffer, and clear bit map

Fig. 5

1. pattern width
2. pattern height

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-244400

(43)公開日 平成5年(1993)9月21日

(51)Int.Cl. <sup>7</sup>	識別記号	庁内整理番号	FI	技術表示箇所
H 0 4 N 1/40		C 9068-5C		
G 0 6 F 15/68	3 2 0	A 8420-5L		
H 0 4 N 1/48		9068-5C		

審査請求 未請求 請求項の数3(全 7 頁)

(21)出願番号 特願平4-39745

(22)出願日 平成4年(1992)2月28日

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 小野寺 健

東京都大田区下丸子3丁目30番2号 キヤノン株式会社内


(74)代理人 弁理士 谷 豊一 (外1名)

(54)【発明の名称】 2値化装置

(57)【要約】

【目的】 ディザパターンによる描画展開を高速化し、画像品位を向上させる。

【構成】 ディザパターンを複数のサブマトリクスの集合とし、そのスクリーン角を個々のサブマトリクスと異なるようにするとともに、fatten型のディザパターンで作られた個々のマトリクスをBayer型マトリクスに従って順次選択する。





## 【特許請求の範囲】

【請求項1】 ディザパターンを用いて多値入力データを2値化する2値化装置において、前記ディザパターンは複数のサブマトリクスの集合であり、そのスクリーン角が前記個々のサブマトリクスと異なることを特徴とする2値化装置。

【請求項2】 請求項1において、前記ディザパターン自体はそのスクリーン角が0°であることを特徴とする2値化装置。

【請求項3】 複数のマトリクスが集合したディザパターンを用いて多値入力データを2値化する2値化装置において、

fatten型のディザパターンで作られた個々のマトリクスをBayer型マトリクスに従って順次選択する選択手段を備えたことを特徴とする2値化装置。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】本発明は、ディザマトリクスパターンを用いて多値入力データを2値化して出力する2値化装置に関するものである。

## 【0002】

【従来の技術】(1)ディザマトリクスにスクリーン角をつけた方が画像品位が向上することが一般に知られている。特に、カラー画像においては、Y(イエロー)を0°、M(マゼンタ)を45°、C(シアン)を105°、K(ブラック)を15°とするのがよいとされている。例えば、fatten型ディザマトリクスに-14°のスクリーン角をつけた場合、図6に示すようなディザマトリクスになる。

【0003】一方、ディザマトリクスとしてサブマトリクスディザパターンを使用した方が一般に解像度、階調性ともに優れた画像が得られることが知られている。図6に示すディザパターンをサブマトリクスディザパターンに変更した例を図7に示す。

【0004】(2)従来、この種の2値化装置のディザマトリクスパターンは、8×8ディザマトリクスを使用し、その内部はfatten型と呼ばれる図8に示すような中心部から円形にふくらんでドットが増えていく形のディザマトリクスや、Bayer型と呼ばれる図9に示すような最もドット密度の小さい場所にドットをうめ

## 【0005】

【発明が解決しようとする課題】しかしながら、上記(1)の例では、これらのディザパターンは全体的に角度がついているため、位置によるパターンの算出が難しい。

【0006】図10は図6図示スクリーン角付ディザマトリクスパターンの配置を示す図である。

【0007】例えば、ディザパターン①の黒丸の位置を注目すると、同じパターンが同一y座標上では34ドッ

(2)

特開平5-244400

2

トおきに出現し、当該y座標の2ドット左に8ドットずれて出現する。

【0008】したがって、 $(x+4y) \% 34$  (ただし、yは偶数)式および $(x+4(y-1)) \% 34$  (ただし、yは奇数)式によって黒丸列とバツ印列のディザパターンを求める必要がある。

【0009】また、上記(2)の例では、fatten型の場合、解像度が充分高くないと円形を構成する網点が目立ち、解像性の低い画像しか得られない。他方、Bayer型の場合、盛りつぶされたドットと濃度が直線関係になく、低濃度部分が濃く出る傾向があり、また、画像もざらざらした画像になってしまう。

【0010】一方、ディザマトリクス方式において、階調性を向上させるためには、そのマトリクスのサイズを大きくしてマトリクスを構成するドット数を増やしてやる必要があるが、マトリクスサイズを大きくすると、画像の解像度が低下するという問題点がある。

【0011】このような問題点を解決するディザマトリクスとしては、図11に示すサブマトリクス型ディザマトリクスが提案されている。このディザマトリクスを用いる方式は8×8ディザマトリクスを(4×4サブマトリクス)×4に分解し、各サブマトリクス内で解像度を、全マトリクスで階調性を保つ方式である。

【0012】本発明の目的は、上記のような問題点を解決し、ディザパターンによる描画展開を高速化することができ、解像度が高くかつ階調性に優れた2値出力画像を得ることができる2値化装置を提供することにある。

## 【0013】

【課題を解決するための手段】このような目的を達成するため、本発明は、ディザパターンを用いて多値入力データを2値化する2値化装置において、前記ディザパターンは複数のサブマトリクスの集合であり、そのスクリーン角が前記個々のサブマトリクスと異なることを特徴とする。

【0014】また、本発明は、複数のマトリクスが集合したディザパターンを用いて多値入力データを2値化する2値化装置において、fatten型のディザパターンで作られた個々のマトリクスをBayer型マトリクスに従って順次選択する選択手段を備えたことを特徴とする。

## 【0015】

【作用】本発明では、ディザパターンを複数のサブマトリクスの集合とし、そのスクリーン角を前記個々のサブマトリクスと異なるようにしたので、ディザパターンによる描画展開を高速化できる。

【0016】また、本発明では、fatten型のディザパターンで作られた個々のマトリクスをBayer型マトリクスに従って順次選択するようにしたので、解像度が高くかつ階調性に優れた2値出力画像を得ることができる。

3

【0017】

【実施例】以下、図面を参照して本発明の実施例を詳細に説明する。

【0018】第1実施例

図1は本発明の第1実施例に係る2値化装置のブロック図である。

【0019】図1において、1は本体である。2はCPUで、後述するプログラムに従って全体の制御を行うものである。3は入力バッファで、入力多値データを一時的に蓄えるものである。4はプログラムROMで、CPU2が実行する一連の制御手順(プログラム)等が格納されている。5はディザマトリクスパターンROMで、後述する2値化用のディザマトリクスパターンが格納されている。6はRAMで、内部にはディザパターン5によって2値化されたデータを格納する1ラスタ分のビットマップメモリ6aと、入力データの現在の座標位置を格納するx、yアドレス6bとを含み、CPU2がプログラムを実行する際にワークエリアとして使用されている。7は出力バッファで、2値化されたビットマップ6aを出力する際に一時的に出力データが置えられている。

【0020】ディザパターンROM5に格納されるディザパターンは、図2に示すように、16×16ディザパターンで、内部は約14°の角度のついた25個のサブマトリクスにより構成されている。ただし、パターンaとj、fとo、kとt、pとy、bとu、cとv、dとw、eとxは、それぞれ隣りのディザパターンと合わせて1つのパターンとなるので、その分を除くと17個のサブマトリクスにより構成されることになる。

【0021】このように、このサブマトリクスディザパターンは、個々のサブマトリクスに約14°のスクリーン角がついているが、全体の16×16ディザパターンとしてはスクリーン角0°であり、ディザパターンの各サブマトリクスは隣りのサブマトリクスディザときっちり組み合わせられるように構成されている。

【0022】図3は図1に示すプログラムROM4に格納される制御プログラムを示すフローチャートである。

【0023】まず、図示しない電源装置から電力が供給されると、ステップS1で入力データのx、yアドレス6bを各々0に初期化し、さらに、データ格納ビットマップ6aを全て0にクリアする。次に、ステップS2で入力バッファ3を介して1画素分の多値画像データを受けとり、ステップS3で入力データのx、yアドレス6bからその位置に対応するディザパターン5の閾値を求める。本実施例のディザパターンは、16×16なのでx%16、y%16を計算することによって簡単に求めることができる。次に、ステップS4でこのようにして求められた閾値と、ステップS2で獲得した画素データとを比較し、比較した結果、画素データが閾値より大きい

(3)

特開平5-244400

4

ステップS5で1ラスタ分のビットマップメモリ6aのxアドレス位置のビットをON(1)にし、ステップS6に移行する。

【0024】他方、画素データが閾値より大きいあるいは等しくない場合は、ステップS6に移行する。

【0025】ステップS6で、xアドレスに1を加算し、ステップS7で予め設定された画像幅画素数とxアドレスとを比較する。比較した結果、画像幅画素数がxアドレスと等しいあるいは大きければ、ステップS8でxアドレスを0に初期化するとともに、yアドレスに1を加算する。そして、ステップS9で格納された1ラスタ分のビットマップデータ6aを出力バッファ7を介して出力し、ビットマップメモリ6aを0クリアし、ステップS2に戻る。以後、これらのフローを繰り返す。

【0026】本実施例では、ディザパターンは0°のディザパターンに対し約14°のサブマトリクスを有する16×16マトリクスの例を説明したが、角度が異なればどのような組み合わせであっても良い。しかし、処理速度の利点を考えるとディザパターンは0°が望ましく、また、サイズも16×16または32×32が望ましい。

【0027】第2実施例

本実施例は第1実施例との比較で言えば、用いるディザパターンとディザパターンの閾値の算出方法が相違する。

【0028】本実施例では、ディザパターンROM5に格納されるディザパターンは、図4に示すように、4×4サブマトリクスを4×4個並べた16×16サブマトリクスディザパターンであり、各サブマトリクス内におけるドットの並びつおし順位は、図4の左上に示すようにfatten型ディザマトリクスをとっている。他方、各サブマトリクスの並びつおし順位は、1～16のBayer型をとっている。順位を示す数字1～16は図4に丸で囲んで示す。したがって、最終的な16×16ディザパターンは図5に示すようになる。

【0029】本実施例においてプログラムROM4に格納される制御プログラムと第1実施例においてプログラムROM4に格納される制御プログラムとを比較すると、図3に示すステップS3のみが相違する。

【0030】すなわち、図5を参照して説明すると、このx、yアドレス位置に相等する閾値は(x%パターン幅、y%パターン高)のディザパターン位置の値となり、x=0、y=0の場合は193、x=15、y=30の場合は15%16=15、30%16=14から(15、14)→22となる。このようにして求められた閾値と、ステップS2で獲得した画素データとをステップS4で比較する。

【0031】本実施例では、ディザパターンは4×4サブマトリクスをもつ16×16サブマトリクス型ディザパターンを用いる例を説明したが、サブマトリクスのサ

イズや全体のディザパターンのサイズに制限はない。ただし、300dpi程度の画像に対しては、各サブマトリクスは4×4程度、ディザパターンサイズは16×16もしくは32×32の2<sup>n</sup> (n≧1)のマトリクスサイズとすることで処理速度を向上させることができるとともに、画質上最も好ましい画像を出力できる。

【0032】なお、第1、第2実施例では、1色の画像データの2値化装置について説明したが、2色以上の画像データの2値化装置で良いことは勿論である。その場合、各色のディザパターンは同一であっても、別々であっても良い。

【0033】また、第1、第2実施例に係る2値化装置は、単独でも、CRT、プリンタ等に付属した装置であっても良い。

【0034】さらに、第1、第2実施例では、2値化プロセスをソフトウェアを用いて行う例を説明したが、ハードウェアで行うようにしても良い。その場合、処理速度が向上する。


【0035】

【発明の効果】以上説明したように、本発明によれば、ディザパターンを複数のサブマトリクスの集合で構成し、個々のサブマトリクスと当該ディザパターンのスクリーン角を異なる角度にしたので、ディザパターンによる描画展開を高速化する効果がある。

【0036】また、fatten型のディザパターンで作られた個々のマトリクスをBayer型マトリクスに従って順次選択するようにしたので、解像度が高くかつ階調性に優れた2値出力画像を得ることができるという効果がある。

【図面の簡単な説明】

【図1】本発明の第1実施例を示すブロック図である。



【図1】

【図2】第1実施例に係るディザマトリクスの一例を示す図である。

【図3】図1図示プログラムROM4に格納される制御プログラムの一例を示すフローチャートである。

【図4】第2実施例に係るディザマトリクスの一例を示す図である。

【図5】図4図示ディザパターンの最終的なディザパターンを示す図である。

【図6】14°のスクリーン角をつけたfatten型ディザマトリクスの従来例を示す図である。

【図7】図6図示ディザマトリクスをサブマトリクス型ディザマトリクスに変更した例を示す図である。

【図8】fatten型ディザマトリクスの従来例を示す図である。

【図9】Bayer型ディザマトリクスの従来例を示す図である。


【図10】図6図示fatten型ディザマトリクスの配置例を示す図である。

【図11】サブマトリクス型ディザマトリクスの従来例を示す図である。


【符号の説明】

- 1 本体
- 2 CPU
- 3 入力バッファ
- 4 プログラムROM
- 5 ディザパターンROM
- 6 RAM
- 6a ビットマップメモリ
- 6b x, yアドレス
- 7 出力バッファ

【図2】



【図3】



(6)

特開平5-244400

【図4】

12	5	9	14
12	1	2	6
8	4	①	10
18	11	7	15

	⑨	③	⑪
⑬	⑤	⑬	⑦
④	⑫	②	⑩
⑮	⑧	⑭	⑥

【図5】

(パターン)

103	85	129	209	201	71	137	217	195	87	131	211	203	75	139	219
177	1	17	81	185	9	25	89	179	3	19	83	187	11	27	91
113	49	33	145	121	57	41	153	115	51	35	147	123	59	43	155
241	161	97	225	249	189	105	233	243	163	99	227	251	171	107	235
205	77	141	221	197	69	133	213	207	79	143	223	199	71	135	215
189	13	29	93	181	5	21	85	191	15	31	95	183	7	23	87
125	61	45	157	117	53	37	149	127	83	47	159	119	55	39	143
253	173	109	237	245	165	101	229	256	175	111	239	247	167	103	231
196	88	132	212	204	78	140	220	194	86	130	210	202	74	138	218
180	4	20	84	188	12	28	92	178	2	18	82	186	10	26	90
116	52	36	148	124	60	44	158	114	50	34	146	122	58	42	154
244	164	100	228	252	172	108	236	242	182	98	226	250	170	106	234
208	80	144	224	200	72	138	218	206	78	142	222	198	70	134	214
192	16	32	96	184	8	24	88	190	14	30	94	182	6	22	86
128	64	48	160	120	56	40	152	126	62	46	158	118	54	38	160
256	176	112	240	248	168	104	232	254	174	110	238	246	166	102	230

【図6】

85	81
63	45
87	41
49	29
40	24
38	20
64	48
89	56
60	62
83	47

【図7】

53	27
21	5
48	17
65	38
66	40
24	8
52	20
68	38
48	64
48	62

【図8】

61	53	45	33	37	49	57	62
60	41	25	17	21	29	42	54
52	32	13	5	9	14	26	46
40	24	12	1	2	6	18	34
36	20	8	4	3	10	22	38
48	28	16	11	7	15	30	50
56	44	31	23	19	27	43	58
64	59	51	39	35	47	55	63

(7)

特開平5-244400

【図9】

1	33	9	41	3	35	11	43
49	17	57	25	51	19	59	27
13	45	5	37	15	47	7	39
61	29	53	21	63	31	55	23
4	38	12	44	2	34	10	42
52	20	60	28	50	18	58	26
16	48	8	40	14	46	6	38
64	32	56	24	62	30	54	22

【図11】

49	17	33	53	51	19	35	55
45	1	5	21	47	3	7	23
29	13	9	37	31	15	11	39
61	41	25	57	63	43	27	59
52	20	36	56	50	18	34	54
48	4	8	24	48	2	6	22
32	16	12	40	30	14	10	38
64	44	28	60	62	42	26	58

【図10】

